Blackfin处理器低功耗设计

摘要：处理器广泛应用于便携音视频产品等嵌入式系统，设计直接影响产品使用时间。文中从时钟频率、工作模式、片内外设、内核电压等方面，说明了处理器设计的具体方法，根据实际应用实现对系统功耗的灵活控制与调节，最大程度上延长系统的有效使用时间。
关键词：；；

Blackfin处理器功耗由内部功耗、外部功耗和实时钟功耗组成。内部功耗由内部动态电流和静态电流引起。外部功耗取决于处理器内外设的使用情况，在不同的应用场合，片内外设的使用有所不同，外部功耗也会不同。实时钟功耗一般处于特定范围之内，工作温度为25～85℃时，实时钟功耗范围为0．067～0．1825mW。Blackfin系列处理器提供了动态电源管理功能，灵活的对时钟频率、工作模式及内核电压进
行调整，以Blackfin533为例阐述Blackfin系列处理器低功耗设计的具体方法。

1 时钟频率控制
现代芯片中大量使用CMOS FET(Complementary Metal-oxide Semiconductor FET互补金属氧化物场效应管)开关，稳定时或者处于完全打开状态(很低的负载)，或者处于完全关闭状态，但是在两种状态转换过程中会产生漏电流，所以开关频率很高时，FET充放电会引起很大的电源功耗。因此，通过降低系统时钟频率可以有效降低系统功耗。
Blackfin533通过外部时钟输入引脚CLKIN接收外部时钟源(10～40 MHz)的时钟输入，再通过锁相环(PLL)，电路模块产生内核时钟(CCLK)和系统时钟(SCLK)，通过设置PLL相关寄存器实现对CCLK和SCLK的频率控制。PLL系统如图l所示。

CCLK和SCLK均由VCO(Voltage-ControlledOscillator-压控振荡器)输出的时钟分频后得到。VCO输出时钟频率由PLL控制寄存器(PLL_CTL)设置，CCLK和SCLK对VCO的分频因子由PLL分频寄存器(PLL_DIV)设置。PLL_CTL各位说明如表1所示。

对于不同的DF和MSEL值，VCO输出相应的时钟频率，对应关系如表2所示。