一种以CPLD为核心处理电路的数字电压表设计

　　设计了基于的，采用器件作为核心处理电路，用进行控制，能较好地减小外界干扰，提高分辨率。该能够自动转换量程，从而可提高的性能。

　　1 方案论证与比较

　　双积分A／D是对输入取样电压和基准电压进行两次积分，以获得与取样电压平均值成正比的时间间隔，同时在此时间间隔内，用计数器对CP记数，计数器的输出结果就是对应的数字量。双积分A／D有精度高，抗干扰能力强和稳定性好的优点，但转换速度较低，因而适用于数字直流电压表等精度较高而转换速度要求不高的仪器。设计的系统框图如图1所示。为实现该系统功能，可采用以下两种方案。

　　1．1 方案一

　　用J-K触发器构成n位二进制异步加法计数器，并采用下降沿触发器FF。但因J-K触发器数目与显示精度有关，若显示精度较高，则所需触发器数目较多，需占大量空间，且易受干扰。若2 V档的最小分辨率为0．1 mV，则有2／(2n-1)=O．1 mV，n≥15，这里取n=16，如图2所示。