采用LVDS高速串行总线技术的传输方案

引言 　　

在某型雷达信号处理系统中，要求由上位机(普通PC)实时监控雷达系统状态并采集信号处理机的关键变量，这就要求在处理机与上位机之间建立实时可靠的连接。同时，上位机也能对信号处理板进行控制，完成诸如处理机复位、DSP程序动态加载等功能。实验中，处理机和上位机之间的数据距离不小于8m。在这种前提下，计算机上现有的串口、并口显然不能满足要求，而USB2．0接口工作在模式时距离只有3m，其它诸如以太网的实时性难于满足要求，光纤通道传输的构建成本又太高。基于此，本文提出了一种的传输。

数据传输系统
　　
由于系统要求传输距离大于8m，需平衡电缆。对于两端接口，可以ASIC和FPGA两种方式实现。由于Xilinx公司生产的Virtex-II系列FPGA直接支持电平标准，本系统采用XC2V250实现，这不仅省去了专用LVDS电平转换芯片，节省了成本，而且可以将系统中其它控制逻辑集成在单个FPGA芯片内，从而降低了PCB设计的难度，提高了系统的集成度和可靠性。另外，收发接口逻辑采用FPGA，可以在使用过程中根据需要重新配置传输方向，以动态地改变收发通道的数目，大大增强了系统的可重构能力。
　　
整个数据传输系统框图如图1所示。由于数据传输是双向的，信号处理板和PCI板都有并／串转换发送模块和串／并转换接收模块(均在FPGA内实现)，两块板卡通过平衡电缆连接。此外，在信号处理板上，DSP处理机通过外部向FPGA发送缓存区内写入数据，FPGA通过DSP的主机口完成与DSP存储空间的数据交换。在PCI板上，FPGA通过PCI控制器和主机进行数据交换。系统工作原理可表述如下：DSP处理机将处理结果通过外部输出到FPGA缓冲存储器内，在FPGA内完成数据的并／串转换，并通过LVDS接口发送出去。数据通过平衡电缆传输至上位机接收卡。在上位机接收卡内，数据经串／并转换后，送至PCI接口控制电路。上位机输出数据到DSP处理板的过程则相反。由于系统要求数据传输上行数据率小于下行数据率，设计中上行数据传输通道数为1，下行数据通道数是4。在传输距离大于8m的情况下，实际单通道数据传输速率达到264Mbps。

　　
　　
LVDS并／串转换实现
　　
由于FPGA是通过DSP处理机的外部总线获得数据的，其数据形式是并行的，所以发送前应将其转换为比特流。FPGA内实现并／串转换和串行发送功能的模块HSTX的原理框图如图2所示。