• 全国客户服务热线:4006-054-001 疑难解答:173-0411-9111(7X24受理投诉、建议、合作、售前咨询),155-4267-2990(售前),传真:0411-83767788,微信:543646
当前位置:主页 > 技术方案 > 工控技术

基于 CPLD EPM570T100C5的通用直流调速模块设计

时间:2023-09-29 10:36来源: 作者: 点击:
>基于 CPLD EPM570T100C5的通用直流调速模块设计
本文针对常见应用,采用可控硅做为元件,采用和实现了一个,为实现远距离控制内置了RS 485通信和简单通信协议。采用作为控制核心,电路简洁,输出控制脉冲精确,硬件实现相对单片机程序可靠性高、实时性好。

1 系统
组成框图如图1所示。主回路可控元件选用双向可控硅,成本低、控制电路简单、调压方便可靠。为实现电机双向运行,采用两组反并联的整流单元。双向可控硅调压后经桥式整流变换成电,输出给电动机进行调压调速。调压采用移相方式,所以了电源过零脉冲形成电路。为增加模块可靠性,强电与弱电全部用光电耦合器隔离;双向可控硅单元内有简单的RC缓冲电路,用以抑制du/dt。考虑到某些应用场合需要远程控制,增加了RS 485通信单元,用MAX3485E芯片进行电平转换。测速选用测速发电机,相对于光电编码器更经济,测速发电机输出的直流电压经降压、滤波预处理后进行V/F变换。6位LED显示当前速度。电源电路为整个系统提供+3.3 V电源。


主控芯片是Altera的MAXⅡ系列低成本的复杂可编程逻辑器件((2PLD)产品,其密度高且性能优良,内置用户非易失性FLASH存储器块,内部时钟频率高达300 MHz,100脚MBGA封装,570个逻辑单元(LE)。MAXⅡ器件具有创新的查找表(LUT)逻辑结构,突破了传统宏单元器件的成本和功耗限制。设计人员可以利用MAXⅡ器件来替代低密度FPGA,ASSP和标准逻辑器件,支持在系统编程(ISP),很容易在现场重新进行配置。使用EPM570T100C5开发调速装置,大大降低了系统功耗、体积和成本。另外,Altera提供免费的QuartusⅡ基础版软件,支持所有MAXⅡ器件,它是MAXⅡ器件引脚锁定式装配和性能优化而设计的。



2 可控硅调压调速原理
移相触发就是通过改变晶闸管每周期导通的起始点即触发延迟角α的大小,达到改变输出电压、功率的目的。图2给出了双向可控硅调压波形,电源电压;α为移相角;θ为导通角。输出电压与控制角关系见式(1),移相范围φ≤α≤π。

式中:α和θ满足;负载阻抗角为φ=arctan(ωL/R);L为主回路总电感;R为主回路总电阻。
双向可控硅输出电压整流后加到主电机电枢回路,构成降压调速系统,调压调速机械特性硬度不变,调速范围大,能量损耗小。电压与速度关系满足式(2)的机械特性。



式中:U为电机电枢电压,来自双向可控硅输出电压U0;Ra为电枢回路电阻;T为电磁转矩;φ为每极磁通;Ce为电动势常数;CT为转矩常数。
设磁通保持不变,电枢电路中也没有串联可调外电阻,减小电动机电枢供电电压时,由于转速不立即发生变化,反电动势也暂不发生变化,此时电枢电流减小,转矩也减小,若阻转矩未变,则合成转矩小于零,转速下降,反电动势减小,电枢电流和电磁转矩也随之增大,直到达到转矩平衡时为止,但此时转速已较原来的降低了。由于调速时磁通不变,故也为称之恒转矩调速。

3 FPGA核心设计
3.1 主模块
采用自顶向下的设计方法,主模块原理图如图3所示。包括speed_detection为速度检测、speed_control为速度控制、RS 485为串口通信、gate_control为主控子模块4部分。speedpulse为V/F转换后的速度脉冲信号;start和stop分别为起动和停止按键的输入信号;inc和dec分别为加减速按键的输入信号;zeroin为同步过零脉冲的输入信号;rxd,txd,notre和de连接到RS 485接口芯片MAX3485E;alarm为超速报警信号;led0~led5为速度显示6位数码管的输出信号;maincj为主接触器的控制信号;redled和greenled分别为红绿灯输出信号;pulse I和pLalseⅡ为正反组双向可控硅控制信号。



>基于 CPLD EPM570T100C5的通用直流调速模块设计
热门服务和内容