DSP实现EAS扫频信号源设计
时间:2023-09-25 22:54 来源: 作者: 点击:次
1 引言
AD9834的原理框图如图1所示。它使用的DDS技术是一种利用正弦信号相位线性增加的原理直接由数字累加和数/模转换合成所需频率的技术。AD9834主要由数控振荡器(NCO)、相位调制器、正弦查询表ROM和1个10位D/A转换器组成。数控振荡器和相位调制器主要由2个频率选择寄存器、1个相位累加器、2个相位偏移寄存器和1个相位偏移加法器构成,它的最高工作频率可达50MHz。
AD9834的频率控制字由式(1)求得
式中,0Δphase228-1,fMCLK最高可达50MHz,它是由高稳定度晶体振荡器获得或由其他器件编程提供,用来同步整个合成器的各个组成部分。 相位控制字由式(2)求得 ΔP=Kx2π/4096 (2) 式中,0小于K小于228-1,改变K值即可改变输出相位值。 3 系统思想 传统的EAS扫频信号产生电路使用了压控振荡集成电路。通过改变外围变容二极管的直流偏压可以使扫频信号的频率范围控制在8.2MHz±0.5MHz。当采用全数字频率合成时,由于数字信号的非连续性,不可能产生连续的扫频信号,只能产生台阶性变化的扫频信号,即1个单频点持续一段时间后增加4,,再跳跃到另1个单频点,因此,如果扫频信号的扫频范围为8.2MHz±-O.5MHz,将该lMHz频率跨度等分为32个频点,于是相邻频点之间的频率间隔Δf=1MHz/31=0.0323MHz。如果扫频信号的扫频周期为 180Hz(即5.6ms),则每个频点占用的时间为ΔT=5.6ms/3l=181pμs。该ΔT又分为二部分,第一部分△T1为振荡时间,即单频率波形持续时间;第二部分ΔT2为延时等待时间,在这段时间内理论上没有波形输出。在实际应用中可通过动态改变△T2在ΔT中所占的比例以控制EAS的发射功率,对系统很有用。如果每个单频率波形持续时间(频率振荡时间)△T1=10μs,则每个单频率波形的延时等待时间ΔT2=(5.6-0.01x32)/31=170.3μs。多通道缓冲串行口发送1个单频率字只需71μs左右,能够完成控制字和频率字的发送,而且还能够在此时间内完成复杂的计算。图2为180Hz周期内完成的32频点扫频信号波形示意图。其中,每个频点展开后都是频率一定的正弦波,每个周期内32频点扫频信号的频率范围都是从7.7MHz到8.7MHz台阶性变化。
4 硬件方案和软件 4.1 硬件设计方案 基于上述设计思想的硬件连接方案如图3所示,包括C5410、10MHz晶体振荡器、AD9834及滤波放大电路。由于AD9834的电源电压在2.3V到5.5V范围内可选,C5410的电源电压为3.3V。所以在连接时无需电平转换。10MHz晶体振荡器向C5410提供输入时钟。初始化C5410使其工作频率为100MHz,因为只有此时才能使其定时器周期寄存器从TOUT引脚输出50MHz时钟信号。该时钟信号输出到AD9834的MCLK脚,作为AD9834的工作时钟。理论分析指出:输出信号的相位噪声取决于时钟信号的相位噪声,在输出信号频率不变的情况下,输入时钟信号频率越高,相位噪声恶化越小。 滤波放大电路对AD9834输出的扫频波信号进行进一步滤波处理和幅度放大,以滤除高频信号干扰和噪声,将信噪比控制在允许范围内。由于杂波信号干扰,从AD9834出来的扫频信号在没有滤波的情况下含有丰富的高频成分,采用RC或LC无源滤波电路处理后可以得到一组以8.2MHz为中心频率,扫频范围在7.7MHz~8.7MHz的较为清晰的扫频波。具体实现方案是先通过由1只去耦电容器和1只电阻器组成的RC回路滤掉由:DDS输出的扫频信号中的高频成分,然后使用带有电感器的复式滤波电路(可以选择LC滤波电路),经电感器滤波后不但负载电流及电压的脉动减小,而且波形也变得平滑,L、c的具体值可由f=1/(LC)1/2求得,其中f=8.7MHz,滤波电路如图4所示。由于AD9834的输出信号幅度最大只有O.8V,所以需将其幅值放大才能作为扫频,在系统中可由1个高速运算放大器实现。 由于该电路是高速数,模混合电路,因此电磁兼容性能非常重要。特别是和DDS共用1个电源,使得器件的工作信号通过电源线传输形成干扰。通常必须在电源接入处并人大容量的电解电容器和钽电容器,滤除低频噪声。还应该在每个器件的电源引脚处接1只0.01pF一0.1pF的去耦电容器。 (责任编辑:admin) |