(接上期)
了解
采样时钟的潜在来源很多。通常，选择范围可以缩小至固定和可调频率。适合数据转换器的时钟可参考AN-835[1]和AN-928[2]。这些时钟的共同点是具有一直被关注的两个重要特性：良好的宽带噪声性能和低非谐波杂散。虽然简单地选择任意很吸引人，但这样会导致性能不佳，尤其要注意宣传低相位噪声的廉价。最佳做法是在开始设计前测试并测量的相位噪声，即便制造商声称相位噪声或抖动性能良好。抖动测量时常不一致，使用了针对其他类型系统的方法。这些测量可能不适用于ADC性能，在选择时钟源前应予以验证。切勿将FPGA(现场可编程逻辑阵列)输出用作时钟驱动器。几乎所有的FPGA输出均具有极高的抖动水平。
一般而言，最好选择从某种形式的晶振基准源获得的时钟源。如上所述，晶体具有已知精度，可以影响采样信号的频率或时间精度。另外，晶体源具有已知的宽带噪声和杂散性能。即使是PLL频率合成器(包括最先进的信号源，例如Agilent的E4428C和Rohde & Schwarz的SMA100)，也以内部晶体源为基准。
固定频率(晶体时钟)
许多应用需要与外部信号不同步的简单时钟源。对于这些应用，固定频率晶体较合适。Wenzel、Techtrol Cyclonetics, Inc.、Taiten、Rakon、Valpey Fisher、Vectron等制造商均生产低相位噪声固定频率晶体振荡器。虽然产品性能范围广泛，但对大多数应用低端晶体振荡器也能得到良好的性能。典型的低成本CMOS和PECL(正电压射极耦合逻辑)时钟振荡器通常具有优于200 fS的时钟抖动性能，例如Vectron VCC6和Valpey Fisher VFAC3。诸如Wenzel Sprinter和超低噪声系列的高端产品可获得50~75 fS之间的抖动值，具体取决于产品型号和实际设计。
低成本时钟振荡器的一个问题是常常未规定抖动或相位噪声。如果时钟源未提供规格，通常可使用ADC评估板(例如为时钟源选择的评估板)，根据AN-501[4]内所述进行测量。该简单测量需要评估板、被测试时钟及两条用于模拟输入的滤波正弦波，如框图12所示。该简单的测试平台可以快速确定时钟源是否适合所需应用，并可在实际构建设计前对性能做出准确期望。
(责任编辑：admin) |